Новый алгоритм позволит выявить уязвимости в чипах на стадии разработки
UPEC анализирует побочные эффекты дизайна микроархитектуры и определяет, возможно ли их использовать для создания скрытых каналов.
Международная группа исследователей из Технического университета Кайзерслаутерн (Германия) и Стэнфордского университета (США) разработала новый алгоритм, позволяющий выявить уязвимости в компонентах процессоров до их выпуска в массовое производство. Новая разработка, получившая название Unique Program Execution Checking (UPEC), анализирует «побочные эффекты дизайна микроархитектуры и определяет, возможно ли их проэксплуатировать для создания скрытых каналов». В рамках тестирования команда изучила ряд открытых конструкций чипов и выявила несколько новых уязвимостей. По их словам, проблемы, возникающие из-за недочетов в дизайне, могут содержаться практически в любом процессоре, в том числе простых чипах, а не только высококлассных процессорах, как в случае с уязвимостями класса Spectre/Meltdown.
«Ключевой момент состоит в том, что даже простые дизайнерские решения, как, например, добавление или удаление буфера, могут непреднамеренно внести позволяющие атаки по скрытым каналам уязвимости в практически любой процессор», — отметили исследователи.
С помощью нового алгоритма специалистам удалось идентифицировать ряд новых уязвимостей в текущих процессорах. Одна из проблем, получившая название Orc, затрагивает многие процессоры, используемые в устройствах из сферы «Интернета вещей» и беспилотных автомобилях. Теоретически, с помощью атаки Orc злоумышленники могут перехватить управление автономным транспортом или сетью IoT-устройств.
Ученые полагают, что данная уязвимость может затрагивать и коммерческие продукты, однако не могут утверждать наверняка, поскольку не имеют доступа к проприетарному исходному коду. Подробный доклад по работе алгоритма UPEC исследователи намерены представить на конференции DATE-2019, которая пройдет 27 марта в Италии.
